PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-331831

(43) Date of publication of application: 30.11.2000

(51)Int.CI.

H01F 17/00 H03H 5/02

(21)Application number: 11-137425

(71) Applicant: TOKIN CORP

(22) Date of filing:


18.05.1999


(72)Inventor: HOSHI HARUKI

(54) LAMINATED IMPEDANCE DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a laminated impedance device which is the same in shape but more excellent in impedance characteristics than usual. SOLUTION: A magnetic or non-magnetic ceramic layer 31 is laminated on a conductor layer 32 into a laminate. and the laminate is sintered into a laminated impedance device, where two or more spiral conductors are provided in parallel inside the impedance device, so that the impedance device can be improved in impedance characteristics near an LC resonance point and in a low-frequency domain. Low dielectric constant layers 35 and 36 are additionally provided inside the device, by which the device can be improved in impedance characteristics in a high-frequency domain. The low dielectric constant layers 35 and 36 are preferably formed of a mixture of steatite and glass.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開2000-331831

(P2000-331831A)(43)公開日 平成12年11月30日(2000.11.30)

(51) Int. C1. 7

識別記号

FΙ

テーマコート*(参考)

H01F 17/00

H03H 5/02 H01F 17/00 D 5E070

H 0 3 H

5/02

5J024

審査請求 未請求 請求項の数6

O L

(全10頁)

(21)出願番号

特願平11-137425

(22)出願日

平成11年5月18日(1999.5.18)

(71)出願人 000134257

株式会社トーキン

宮城県仙台市太白区郡山6丁目7番1号

保志 晴輝 (72)発明者

宮城県仙台市太白区郡山6丁目7番1号 株

式会社トーキン内

Fターム(参考) 5E070 AA01 AB07 BA12 CB03 CB13

5J024 AA01 DA29 DA35 EA09 KA02


(54) 【発明の名称】積層型インピーダンス素子

(57)【要約】


【課題】 積層型インピーダンス素子において、従来と 同じ形状でよりインピーダンス特性の優れた素子を提供

【解決手段】 磁性体もしくは非磁性体セラミクス層 3 1と導電体層32とを積層して同時焼結して作製する積 層型インピーダンス素子に関し、素子内部に互いに平行 に配置された2つもしくはそれ以上の螺旋状導電体を設 けることで、LC共振点付近および低周波数領域でのイ ・ンピーダンス特性を改善する。また、別に素子内部に低 誘電率層3.5,36を設けることで、高周波数領域での インピーダンス特性を同時に改善する。低誘電率層3 5.36にはステアタイトとガラスの混合物が適してい る。

(a)



(b)



【特許請求の範囲】

【請求項1】 磁性体もしくは非磁性体セラミクス層と 導電体層とを積層して同時焼結することにより、螺旋状 導電体を磁性体もしくは非磁性体セラミクスの中に設け た積層型インピーダンス素子において、該螺旋状導電体 が、互いに平行に配置された2つ以上の螺旋状導電体で あり、かつ該螺旋状導電体が、電気的に互いに直列に接 続された構成をとり、前記磁性体もしくは非磁性体セラ ミクスの内部に設けられていることを特徴とする積層型 インピーダンス素子。

【請求項2】 磁性体もしくは非磁性体セラミクス層と 導電体層とを積層して同時焼結することにより、螺旋状 導電体を磁性体もしくは非磁性体セラミクスの中に設け た積層型インピーダンス素子において、該積層型インピ ーダンス素子内部に低誘電率層を形成することを特徴と する積層型インピーダンス素子。

【請求項3】 前記低誘電率層の比誘電率が10以下で あることを特徴とする請求項1記載の積層型インピーダ ンス素子。

【請求項4】 前記低誘電率層がステアタイトとガラス 20 からなることを特徴とする請求項2または3記載の積層 型インピーダンス素子。

【請求項5】 前記低誘電率層を前記螺旋状導電体と外 部電極間に形成することを特徴とする請求項2乃至4の いずれかに記載の積層型インピーダンス素子。

【請求項6】 請求項1記載の、互いに平行に配置され た2つ以上の螺旋状導電体を有する積層型インピーダン ス素子であり、かつ、請求項2乃至5のいずれかに記載 の前記低誘電率層を有することを特徴とする積層型イン ピーダンス素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、磁性体もしくは非 磁性体セラミクスと複数の螺旋状導電体からなる表面実 装用の積層型インピーダンス素子に関するものである。

[0002]

【従来の技術】近年の電子機器の小型化・高周波化によ り、EMI対策が重要性を増している。電子機器のEM I対策のために多用されている部品が、インピーダンス 素子である。一般に、インピーダンス素子は、除去した 40 い周波数のノイズを、素子の有するインピーダンス特性 によって遮蔽し、EMI対策としている。このために、 電子機器の信号系に直列にインピーダンス素子を挿入し てノイズを遮断することが一般的に行われている。

【0003】また、パワーアンプ等のアクティブ素子の 電源ラインに対しても、アクティブ素子によって発生す る信号周波数のノイズの電源ラインへの漏洩を、インピ ーダンス素子を電源ライン内に直列に挿入することで抑 制する、EMI対策が行われている。

り、プリント配線基板上に実装されるインピーダンス素 子は、稍層型とすることで小型化されている。一般に、 積層型インピーダンス素子は、軟磁性フェライト粉末お よび/または非磁性体セラミクス、および結合剤からな る磁性体層もしくは非磁性体層と、導電性粉末および結 合剤からなる導電体層とを、スクリーン印刷などの方法 で交互に積層する方法で製造される。この方法で磁性体 層の中に、螺旋状に、かつ螺旋軸の方向が両端の外部電 極面とは平行な向きとなるように導電体層を設けたの 10 ち、磁性体層と導電体層とを同時焼結する方法で形成し ている。

【0005】従来の積層型のインピーダンス素子の構造 例を図8に示す。図8 (a) は垂直断面図、図8 (b) は同一の素子を上面から見た内部構造の投影図である。 図8において、素子本体は、フェライトからなる磁性セ ラミクス81にて構成されており、その内部に導電体8 2が存在する。導電体82は、連続した1本の導体であ り、磁性セラミクス81内で9ターンの螺旋構造を描い ている。導電体82の両端は、それぞれ外部電極83、 84に接続されていて、インピーダンス素子の使用時に は電流を導電体82に導いている。

[0006]

【発明が解決しようとする課題】しかし、上述の従来の 磁性体もしくは非磁性体セラミクスの中に螺旋状導電体 を設けた従来の積層型インピーダンス素子には、以下の 欠点がある。即ち、高インピーダンスを得るためには、 導電体のターン数を多くする必要があるが、この場合、 結果として、同素子が高さ方向に厚くなってしまう。さ らに、ターン数の多いインピーダンス素子では、浮遊容 30 量が大きくなるために、高周波帯域では大きなインピー ダンスが得られないという問題がある。

【0007】従って、本発明は、懸る従来の技術の欠点 を解消し、素子の高さが低く、かつ、高周波帯域におい てもインピーダンスが大きい積層型インピーダンス素子 を提供するものである。

[0008]

【課題を解決するための手段】本発明によれば、素子高 さを高くせずに、螺旋状導電体のターン数を多くするた めに、1つの積層型インピーダンス素子内に2つまたは それ以上の螺旋状導電体を積層形成して、それぞれ隣り 合う導電体どうしの端部を互いに接続し、さらに両端の 螺旋状導電体については残ったもう一方の端部を各々外 部電極と接続する。また、髙周波領域でのインピーダン スの低下を抑制するために、外部電極と前記両端の螺旋 状導電体とのそれぞれの間に低誘電率層を形成する。こ れにより、小形で高さが低く、高周波帯域でも大きなイ ンピーダンスが得られる積層型インピーダンス素子が得

【0009】即ち、本発明は、磁性体もしくは非磁性体 【0004】近年における電子機器の小型化の要求によ 50 セラミクス層と導電体層とを積層して同時焼結すること

により、螺旋状導電体を磁性体もしくは非磁性体セラミ クスの中に設けた積層型インピーダンス素子において、 該螺旋状導電体が、互いに平行に配置された2つ以上の 螺旋状導電体であり、かつ該螺旋状導電体が、電気的に 互いに直列に接続された構成をとり、前記磁性体もしく は非磁性体セラミクスの内部に設けられていることを特 徴とする積層型インピーダンス素子である。

【0010】また、本発明は、磁性体もしくは非磁性体 セラミクス層と導電体層とを積層して同時焼結すること により、螺旋状導電体を磁性体もしくは非磁性体セラミ 10 クスの中に設けた積層型インピーダンス素子において、 該積層型インピーダンス素子内部に低誘電率層を形成す ることを特徴とする積層型インピーダンス素子である。

【0011】また、本発明は、前記低誘電率層の比誘電 率が10以下であることを特徴とする積層型インピーダ ンス素子である。

【0012】また、本発明は、前記低誘電率層がステア タイトとガラスからなることを特徴とする積層型インピ ーダンス素子である。

【OO13】また、本発明は、前記低誘電率層を前記螺 20 N:螺旋状導電体の総ターン数 旋状導電体と外部電極間に形成することを特徴とする積 層型インピーダンス素子である。

【0014】また、本発明は、互いに平行に配置された 2つ以上の螺旋状導電体を有する積層型インピーダンス 素子であり、かつ、前記低誘電率層を有することを特徴 とする積層型インピーダンス素子である。

[0015]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照しながら説明する。

【0016】本発明の効果については、次のように考え られる。即ち、積層型インピーダンス素子において、L C共振点付近およびそれよりも低周波数領域でのインピ ーダンスの絶対値Zは、LC共振点より低い場合には、 近似的にリアクタンス X L のみで記述でき、数1で表わ すことができる。また、LC共振点付近でのインピーダ ンスの絶対値2は、近似的にレジスタンスRのみで記述 できることから、数2で表わすことができる。

[0017]

【数1】

 $Z = X := 2 \pi f \cdot \mu \circ \mu' \cdot A \cdot I^{-1} \cdot N^2$

Χι:リアクタンス、f:周波数、μα:真空の透磁率、 μ':セラミクスの比透磁率の実部、A.:磁路断面積、1:磁路長、

[0018]

【数2】

 $Z = R = 2 \pi f \cdot \mu \circ \mu^* \cdot A \cdot \cdot l^{-1} \cdot N^2$

R: レジスタンス、f:周波数、μο:真空の透磁率、

μ":セラミクスの比透磁率の虚部、A.:磁路断面積、1:磁路長、

N:螺旋状導電体の総ターン数

【0019】本発明で記述する、磁性体もしくは非磁性 体セラミクスの中に2つまたはそれ以上の螺旋状導電体 が直列に接続され、かつ互いに平行に設置された積層型 インピーダンス素子では、従来の素子に比べて磁路断面 積A。は減少する。しかし、インピーダンスの絶対値Z は、数1、数2のいずれの場合でも、螺旋状導電体のタ ーン数Nの2乗に比例して増加するため、磁路断面積A 。の減少の影響を打ち消し、結果として、逆に増加す る。従って、LC共振点付近またはそれ以下の周波数 f 髙いインピーダンスを持つ素子を作製できる。

【0020】図1は、本発明の一例で、磁性体セラミク スの中に2つの螺旋状導電体を直列かつ互いに平行に設 置した積層型インピーダンス素子である。螺旋状導電体 を1つしか設置していない、図8に示す、外形が同一寸 法である従来例との比較では、1つの螺旋状導電体が形 成する磁路断面積A。は図8の従来例の約3分の1であ る。しかし、螺旋状導電体の総ターン数は、この例では 9ターンから18ターンへと増加しており、素子の外形 スの絶対値2は約1.3倍に増加することになる。

【0021】一方、LC共振点よりも高周波数領域での 前記積層型素子のインピーダンスの絶対値2は、近似的 にキャパシタンスCを用いて記述される物理量である、 リアクタンスXcにて記述することができ、数3式で表 わされる。数3には、磁路断面積A。や螺旋状導電体の ターン数Nに関連する項は存在しないので、2つまたは それ以上の螺旋状導電体を内部に設けることでは、素子 のインピーダンスを増加させることはできない。この高 の場合、同一の高さ・同一形状の素子であっても、より 40 周波数領域での素子のインピーダンスの改善は、別の方 法によって解決される。

[0022]

【数3】

 $Z = X_c = (2 \pi f \cdot C)^{-1}$

Xc: リアクタンス、C: キャパシタンス

【0023】上記の数3から、積層型インピーダンス素 子のキャパシタンスCが小さければ、髙周波数領域で大 寸法が同一であるにもかかわらず、全体でインピーダン 50 きなインピーダンスを有する素子が得られることがわか

る。ここで、数3のキャパシタンスCは、以下の数4式 で表わされる。これによると、螺旋状導電体間の比誘電 率と、導電体と外部電極間の比誘電率のいずれかを小さ くすれば、全体のキャパシタンスCが小さくなり、すな わちリアクタンスXcが大きくなるので、高周波帯域で 大きなインピーダンスが得られる。理由を以下に詳解す

[0024]

【数4】

 $C = \epsilon c \cdot \epsilon \cdot S \cdot d^{-1}$

Χε: リアクタンス、εο:真空の誘電率、ε:セラミクスの比誘電率、 S:導電体の断面積、d:導電体間距離(導電体と外部電極の距離)

【0025】図4は、図3に示した本発明の実施例の場 合について、LC共振点付近よりも高周波数領域の場合 の、積層型インピーダンス素子の近似的な等価回路を示 したものである。この周波数領域では、積層型インピー ダンス素子は等価的に複数のキャパシタであるとほぼ見 なすことができる。この場合、螺旋状導電体や外部電極 20 が各キャパシタを構成する対向する電極に相当する。

【0026】図4は、2つの螺旋状導電体を内含した例 を示していて、この場合は近似的に3つのキャパシタを 直列に接続した回路と等価である。この回路全体のキャ パシタンスCを小さくするには、各キャパシタC1、C 2、C3の少なくとも1つ以上のキャパシタンスを小さ くすればよい。これは、等価的には少なくとも1か所以 上の各キャパシタの対向する電極間距離を引き離すこと に相当する。回路全体のキャパシタンスCは、各キャパ シタC1、С2、С3の等価的な電極間距離の総和に反 30 比例するので、少なくとも1か所以上の等価的な電極間 距離が増加すれば、全体のキャパシタンスCは減少す る。図4の例では、2箇所のキャパシタC1、C3の位 置に低誘電率層を設置し、設置しない場合よりも各々の 部位でのキャパシタンスを減少させている。

【0027】積層型インピーダンス素子の構成素材とし て磁性体もしくは非磁性体セラミクスを用いる理由は、 積層型インピーダンス素子の場合、LC共振点付近およ びそれよりも低周波数領域での前記 μ および μ (セ ラミクスの比透磁率の実部および虚部)が大きな素材を 40 用いることで、これらの周波数領域でのインピーダンス を増大させるためである。磁性体もしくは非磁性体セラ ミクスには、一般に、前記 μ および μ の大きな素材 が多く、とくに磁性体であるフェライトなどが適してい

【0028】しかし、磁性体もしくは非磁性体セラミク スでは、一般に、比透磁率の実部 μ " および虚部 μ " の みならず、比誘電率 ε も比較的大きい。このことは、L C共振点よりも高周波数領域でのインピーダンスの増大 においては、前記の理由で不利である。従って、図4の 50 にAgペーストとフェライトペーストを使用して、図1

実施例でのC1、C3の位置に、用いられているセラミ クスよりも低誘電率の素材を設置し、全体のインピーダ ンスを増加させる方法が有効である。そのような素材と しては、たとえば、石英ガラス (比誘電率:約1)が挙 げられるが、純ガラスの素材は、積層印刷による素子の 作製工程では使用が困難であるので、比較的、比誘電率 の低いセラミクスであるステアタイトと混合して用いら れる。なお、低誘電率の素材をCzの位置に設置しない 理由は、素子の構成が複雑になるために、作製工程の難 10 易度が上がることと、結果として、前記のセラミクスの 比透磁率の実部μ'および虚部μ"の値に影響を与える ためである。

[0029]

【実施例】次に、本発明を実施例にて詳細に説明する。 【0030】(実施例1)互いに平行に配置された2つ の螺旋状導電体層と、磁性体セラミクスであるフェライ ト層とを積層して同時焼結する方法で、図1に示す積層 型インピーダンス素子を製造した。まず、下記の表1の 組成にて各素材を各々配合し、スパイラルミキサーを用 いて混ぜ合わせ、さらにビーズミルにて混練分散し、フ ェライトペーストを得た。また、下記の表2の組成にて 各素材を3本ロールミルにて混練分散し、導電体形成用 のAgペーストを得た。

[0031]

【表1】

磁性体セラミクス形成用のフェライ	トペースト組成
素材の名称	比 率
Ni-Cu-Znフェライト粉末	100重量部
(比表面積 5.2 m²/g)	ı
結合剤 (ポリピニルブテラール)	5 重量部
溶剤 (エチルセコソルブ)	70重量部

[0032]

【表2】

導電体形成用のAgペースト	租成
素材の名称	比 率
結合剤 (エチルセルロース)	5重量部
溶剤 (αーテルピネオール)	15重量部
溶剤 (ブチルカルビトールアセテート)	10重量部
銀微粉末 (平均粒径 0.5 µ m)	100重量部

【0033】本発明の実施例1では、各ペーストを、そ れぞれ表1および表2の配合比で作製したが、これ以外 の成分、配合比でも、印刷可能なペーストが得られるも のであれば良い。また、実施例では、配合物の混練分散 装置に三本ロールミルを用いたが、これ以外にもホモジ ナイザーやサンドミル等を用いても良い。

【0034】次に、作製したフェライトペーストを、印 刷法により所定の厚さ(500µm)に積層し、その上

10

に示す螺旋形状が2つの導電体の巻線パターン(この場 合はそれぞれ9ターン)を形成するように、印刷積層を 順に行った。その後、もう一度、フェライトペースト を、印刷法により所定の厚さ(500 mm)に積層し た。

【0035】上記作製した積層体を所定の大きさ(電極 間距離 6.0 mm×電極塗布面長さ4.0 mm×電極塗布 面高さ4.0mm) に切断し、これを脱バインダー処理 後、900℃で一体焼結した。この焼結体の4.0mm ×4.0 mmの大きさの両側の面には、螺旋状導電体に つながる導電体層の断面が露出している。この2つの面 に、それぞれAgを主成分とした導電性ペースト(組成 は記述せず)を塗布し、約600℃で焼き付けを行い、 外部電極を形成して積層型インピーダンス素子を作製し た。

【0036】 (比較例1) 上記の実施例1と同様の方法 で、図8に示す螺旋形状が1つの導電体の巻線パターン を印刷積層により作製した。まず、印刷法により所定の 厚さ(500μm)に積層し、その上にΑgペーストと フェライトペーストを使用して、螺旋形状の導電体が1 20 つの巻線パターンを、実施例1の螺旋状導電体1つ分と 同じターン数で形成し、最後にもう一度フェライトペー ストを印刷法により所定の厚さ(500μm)に積層し た。用いたフェライトペーストおよびAgペーストの組 成、およびその後に実施した脱バインダ処理、切断、一 体焼結、電極塗布および焼き付けの工程は、実施例1の 場合と全く同一である。

【0037】実施例1および比較例1の方法で作製した 積層型インピーダンス素子の、それぞれのインピーダン スの周波数特性を、YHP製インピーダンスアナライザ 30 一HP4291Aを用いて測定した。この結果を図5に 示す。図5から明らかなように、本発明での実施例1に よる積層型インピーダンス素子は、低周波数領域からグ ラフの100MHz付近にあるLC共振点の近傍まで、 比較例1に記す素子に比べ常により高いインピーダンス 特性を示している。これより、螺旋状導電体を2個以上 とすることで、素子の寸法形状を変えずにインピーダン ス特性を改善できることがわかる。このことから従来と 同等のインピーダンス特性で十分な場合には、素子のタ ーン数を減らすことが可能になり、積層型インピーダン 40 は9ターン)を形成するように、印刷積層を順に行っ ス素子の小型化・薄型化が可能といえる。

【0038】(実施例2)1つの螺旋状導電体層と、磁 性体セラミクスであるフェライト層、およびステアタイ ト層を積層して同時焼結する方法で、積層型インピーダ ンス素子を製造した。まず、下記の表3の組成にて各素 材を各々配合し、スパイラルミキサーを用いて各々混ぜ 合わせ、さらにビーズミルにて混練分散し、フェライト ペースト、ステアタイトペーストをそれぞれ得た。作製 したフェライト層、ステアタイト層の焼結体の誘電率は それぞれ17と5であり、ステアタイトが低誘電率層を 50 あるからである。これ以外の混合比でも焼結が可能であ

形成する。また下記の表 4 の組成にて各素材を 3 本ロー ルミルにて混練分散し、導電体形成用のAgペーストを 得た。

[0039]

【表3】

磁性体セラミクス形成用のフェライトペースト組成		
素材の名称	比率	
NiーCuーZnフェライト粉末	100重量部	
(比表面積 5.2 m²/g)		
結合剤 (ポリビニルブチラール)	5重量部	
溶剤 (エチルセロソルブ)	70重量部	
磁性体セラミクス形成用のステアタイトペースト組成		
素材の名称	比率	
ステアタイトガラス粉末	100重量部	
(ステアタイト:石英ガラス=1:1)		
結合剤 (ポリビニルブチラール)	10重量部	
溶剤 (エチルセロソルブ)・	80重量部	

[0040]

【表4】

導電体形成用のAgペースト組	成
素材の名称	比率
結合剤 (エチルセルコース)	5 重量部
溶剤 (αーテルビネオール)	15重量部
溶剤 (ブチルカルビトールアセテート)	10重量部
銀微粉末 (平均粒径0.5 μm)	100重量部

【0041】本発明の実施例2では、各ペーストをそれ ぞれ表3および表4の配合比で作製したが、これ以外の 成分、配合比でも、印刷可能なペーストが得られるもの であれば良い。また、実施例では、配合物の混練分散装 置に三本ロールミルを用いたが、これ以外にもホモジナ イザーやサンドミル等を用いても良い。

【0042】次に、作製したフェライトペーストおよび ステアタイトペーストを、印刷法により所定の厚さ(5) 00μm) に積層し、その上にAgペーストとフェライ トペースト、ステアタイトペーストを使用して、図2に 示す螺旋形状が 1 つの導電体の巻線パターン(この場合 た。その後、もう一度フェライトペーストおよびステア タイトペーストを、印刷法により所定の厚さ(500μ m) に積層した。

【0043】上記作製した積層体を所定の大きさ(電極 間距離 6.0 mm×電極塗布面長さ 4.0 mm×電極塗布 面高さ4.0mm)に切断し、これを脱バインダー処理 後、900℃で一体焼結した。表3では、ステアタイト と石英ガラスの混合比を1:1としているが、これは、 この混合比の場合、900℃で良好な一体焼結が可能で

れば良い。この焼結体の4.0 mm×4.0 mmの大きさの両側の面には、螺旋状導電体につながる導電体層の断面が露出している。この2つの面にそれぞれAgを主成分とした導電性ペースト(組成は記述せず)を塗布し、約600℃で焼き付けを行い、外部電極を形成して積層型インピーダンス素子を作製した。

【0044】実施例2の方法で作製した積層型インピーダンス素子と、比較例1にて作製した素子のそれぞれの.インピーダンスの周波数特性を、実施例1と同様に、YHP製インピーダンスアナライザーHP4291Aを用10いて測定した。また、同時に実施例1と同様に、ステアタイトペーストを用いて作製し、かつ螺旋形状が2つの導電体の巻線パターン(この場合はそれぞれ9ターン)を持つ、図3に示す形状の積層型インピーダンス素子を同様の方法で作製し、同じくインピーダンスの周波数特性を測定した。これら3種の素子の測定結果を図6に示す。

【0045】図6から明らかなように、本発明の実施例2の方法で作製した、図2に示す螺旋形状が1つの導電体の巻線パターンの素子は、グラフの100MHz付近20にあるLC共振点の近傍から高周波数領域にかけて、比較例1に記す素子に比べて常により高いインピーダンス特性を示している。これより、素子内にステアタイトペーストによる低誘電率層を形成することで、素子の寸法形状を変えずにインピーダンス特性を改善できることがわかる。

【0046】また、図6によると、図3に示す螺旋形状が2つの導電体の巻線パターンを持つ積層型インピーダンス素子の場合には、高周波数領域で図2に記した素子のインピーダンス特性を上回っている他、比較例1に記30寸素子との比較では、低周波数領域からグラフの100MHz付近のLC共振点を超え、高周波数領域まで、常により高いインピーダンス特性を示している。これより、低誘電率層を形成することと、螺旋状導電体を2個以上とすることは、共に積層型インピーダンス素子の寸法形状を変えずにインピーダンス特性を改善するために有効な方法であることがわかる。

【0047】(実施例3)実施例2と同様の方法で、積層型インピーダンス素子を製造した。まず、フェライトペースト、導体形成用Agペーストを実施例2の場合と同一の配合比で作製した。さらに、下記表5に示す通り石英ガラスとステアタイトの混合比を変え、ステアタイトペーストの焼結体の比誘電率が4から13の範囲となる、5種類のステアタイトガラス粉末を調製した。次に、これらをそれぞれ下記表6の組成比で、スパイラルミキサーを用いて各素材を各々配合し、さらにビーズミルにて混練分散し、5種類のステアタイトペーストを得た。下記表5および表6に記した以外の混合比、配合比でも、印刷可能なペーストが得られるものであれば良いまた。即刷可能なペーストが得られるものであれば良いまた。東海例3では、配合物の混結分散は無力に

10

三本ロールミルを用いたが、これ以外にもホモジナイザ 一やサンドミル等を用いても良い。

[0048]

【表 5】

ステアタイトと石英ガラスの混合比		
ステアタイト:石英ガラス (Volume%)	比誘電率	
9:1	1 3	
7:3	10	
5:5	5	
3:7	3	

[0049]

【表6】

磁性体セラミクス形成用のステアタイトペースト組成	
素材の名称	比 率
ステアタイトガラス粉末	100重量部
結合剤 (ポリビニルブチラール)	10重量部
溶剤 (エチルセロソルブ)	80重量部

【0050】これらのフェライトペーストおよびステアタイトペースト、Agペーストを用い、図3に示す形状の、螺旋形状が2つの導電体の巻線パターン(この場合各9ターン)を有する同一形状の積層型インピーダンス素子を計5種類作製した。素子作製のための積層、脱バインダ処理、切断、一体焼結、電極塗布および焼き付け等の各工程は、実施例1および2の場合と全く同一方法とした。作製した5種類の素子は、それぞれステアタイトを含む低誘電率層の比誘電率が、表5に対応する4から13の範囲となっている。

【0051】これら5種類の各素子のインピーダンスの 周波数特性を、実施例1および2の場合と同じくYHP 製インピーダンスアナライザーHP4291Aを用いて 測定した。その結果を図7に示す。また、比較のため、 前記実施例1にて作製した低誘電率層を持たない素子

以上とすることは、共に積層型インピーダンス素子の寸 法形状を変えずにインピーダンス特性を改善するために 有効な方法であることがわかる。 【0047】(実施例3)実施例2と同様の方法で、積 層型インピーダンス素子を製造した。まず、フェライト ペースト、導体形成用Agペーストを実施例2の場合ど 同一の配合比で作製した。さらに、下記表5に示す通り 石英ガラスとステアタイトの混合比を変え、ステアタイト トペーストの焼結体の比誘電率が4から13の範囲とな (比誘電率は17)のインピーダンスの周波数特性も共 に示す。図7によると、比誘電率が4から13の5 種類 にかけて、いずれも前記実施例1にて作製した素子を上 回っていて、この5ち、比誘電率が10以下の素子の場 合は、顕著な効果が見られることがわかる。また、とく に、比誘電率が5以下の素子の場合には、さらに高周波 数領域での周波数特性がより改善されることもわかる。

[0052]

とができる。

【図面の簡単な説明】

【図1】本発明の実施例1における、2つの螺旋状導電 体を内含する稍層型インピーダンス素子の説明図。図1

(a) は積層型インピーダンス素子の垂直断面を示す 図、図1 (b) は上面から見た内部の投影図。

【図2】本発明の実施例2における、低誘電率層を有す る積層型インピーダンス素子の説明図。図2(a)は積 層型インピーダンス素子の垂直断面を示す図、図2

(b) は上面から見た内部の投影図。

【図3】本発明の実施例2における別の形状、および実 施例3における、2つの螺旋状導電体および低誘電率層 を共に有する積層型インピーダンス素子の説明図。図3

(a) は積層型インピーダンス素子の垂直断面を示す 図、図3(b)は上面から見た内部の投影図。

【図4】本発明の実施例2における別の形状、および実 施例3における、2つの螺旋状導電体および低誘電率層 を共に有する積層型インピーダンス素子の説明図。図4

(a) は図3(b) と同一の積層型インピーダンス素子 の上面から見た内部の投影図、図4(b)は積層型イン 20 25, 26, 35, 36, 45, 46 ピーダンス素子を、髙周波数領域において近似的にキャ

パシタと見なした場合の等価回路を示す図。

【図5】本発明の実施例1における積層型インピーダン ス素子および比較例1のインピーダンスの周波数特性を 示す図。

【図6】本発明の実施例2における2種類の積層型イン ピーダンス素子および比較例1のインピーダンスの周波 数特性を示す図。

【図7】本発明の実施例3における5種類の積層型イン ピーダンス素子および比較のための実施例2のインピー 10 ダンスの周波数特性を示す図。

【図8】本発明の従来例1における、積層型インピーダ ンス素子の説明図。図8 (a)は積層型インピーダンス 素子の垂直断面を示す図、図8(b)は上面から見た内 部の投影図。

【符号の説明】

(7)

11, 21, 31, 41, 81 磁性体セラミクス


12, 22, 32, 42, 82 導電体

13, 14, 23, 24, 33, 34, 43, 44, 8 3, 84 外部電極


低誘電率層

【図2】


【図1】




(b)




(a)



(b)




[図4] 【図3】 (a) (a) 磁性体セラミクス31 導電体32 低质電本層 4 6 低誘電率層45 外部電極33 低誘電率層36 低誘電率層35 外部電極43 外部電極44 (b) (b) 磁性体セラミクス31 外部電極34 外部電極33 導電体32




低誘電率層36

低誘電率層35

【図6】




【図7】



【図8】

(a)



(b)

